Методика определения быстродействия синтезаторов частот с коммутацией токов накачки и постоянных времени фильтра нижних частот - page 1

РАДИОЭЛЕКТРОНИКА
УДК 621.396.662
С. К. Р о м а н о в, Н. М. Т и х о м и р о в,
Д. Н. Р а х м а н и н
МЕТОДИКА ОПРЕДЕЛЕНИЯ
БЫСТРОДЕЙСТВИЯ СИНТЕЗАТОРОВ ЧАСТОТ
С КОММУТАЦИЕЙ ТОКОВ НАКАЧКИ
И ПОСТОЯННЫХ ВРЕМЕНИ ФИЛЬТРА
НИЖНИХ ЧАСТОТ
Получены аналитические выражения для определения времени
установления частоты и фазы в системе импульсно-фазовой авто-
подстройки синтезатора частот с режимом биений и коммута-
цией токов накачки и элементов фильтра нижних частот. Прове-
ден сравнительный анализ результатов расчетов по выведенным
соотношениям с результатами моделирования с помощьюподси-
стемы Simulink системы MATLAB. Результаты исследований све-
дены к простым формулам и таблицам.
E-mail:
;
;
Ключевые слова
:
система импульсно-фазовой автоподстройки часто-
ты, синтезаторы частот, частотно-фазовый детектор, зарядовая на-
качка, режим биений, ускорение переходного процесса, таймер.
В широкодиапазонных синтезаторах частот с импульсно-фазовой
автоподстройкой частоты (СЧ-ИФАПЧ) в начале переходного про-
цесса (ПП) установления частоты и фазы возникает режим биений
(РБ) [1]. Для этого режима характерно то, что разность фаз срав-
ниваемых сигналов на входе частотно-фазового детектора с зарядо-
вой накачкой (ЧФД/ЗН) составляет более
2
π
. Кроме того, применение
дробных делителей частоты с переменным коэффициентом деления
(ДДПКД) в СЧ-ИФАПЧ приводитк возникновению РБ. В общей дли-
тельности ПП продолжительность нежелательных биений становится
недопустимо большой. Для уменьшения этого явления, а также для со-
кращения общего времени ПП производители микросхем СЧ-ИФАПЧ
предлагаютряд способов, связанных с коммутацией некоторых эле-
ментов как входящих в эти микросхемы, так и находящихся извне.
Например, при ускоренном режиме настройки системы предлагается:
увеличение выходного тока ЧФД/ЗН, поступающего на вход фильтра
нижних частот (ФНЧ); возможное уменьшение коэффициентов деле-
ния делителей частоты как опорного сигнала, так и сигнала в це-
пи обратной связи ИФАПЧ; уменьшение постоянных времени ФНЧ
(способ FastLock в микросхемах ADF4153, ADF4193, LMX2306/16/26,
LMX2470).
ISSN 0236-3933. Вестник МГТУ им. Н.Э. Баумана. Сер. “Приборостроение”. 2010. № 3 79
1 2,3,4,5,6,7,8,9,10,11,...15
Powered by FlippingBook